Viime vuosina tietokoneiden, digitaalisten verkkojen ja televisioteknologioiden nopean kehityksen myötä ihmisten kysyntä korkealaatuisista televisiokuvista on jatkanut kasvuaan, ja kotimaani radio- ja televisioteollisuus on kehittynyt nopeasti ja nopeasti. Digitaalinen TV -satelliittilähetys, joka aloitettiin neljä vuotta sitten, on nyt muodostunut huomattavaksi. Digitaalinen videotallennus, digitaaliset erikoistehosteet, epälineaariset editointijärjestelmät, virtuaaliset studiot, digitaaliset lähetysajoneuvot, verkon kiintolevyjärjestelmät ja digitaaliset robottitoistojärjestelmät ovat tulleet peräkkäin CCTV- ja maakuntien ja kuntien TV-asemille. Normaali teräväpiirtotelevisio SDTV/HDTV on listattu suureksi kansalliseksi tieteelliseksi tutkimusalaprojektiksi, ja pilottilähetys on suoritettu Radio- ja televisiotorni. Tällä hetkellä kotimaani digitaalitelevisio-ohjelmien tuotantoa ja maanpäällistä digitaalitelevisiolähetystä on edistetty voimakkaasti, ja "yhdestoista viisivuotissuunnitelma" on valmistelujaksoni kotimaani digitaalisen television yleiseen muutokseen ja tärkeä siirtymävaihe lähetys- ja televisiojärjestelmän analogisesta digitaaliseen.
Tämä muotoilu on suunniteltu selviytymään tästä suuntauksesta ja vastaamaan monikanavaisten ASI/SDI-digitaalisten videosignaalien optisten siirtolaitteiden valtavaan markkinoiden kysyntään. Se on optinen siirtolaite, joka käyttää aikajakoista multipleksointitekniikkaa kahden ASI/SDI -digitaalisen videosignaalin samanaikaiseen lähettämiseen optisessa kuidussa. Tämä malli voi luoda vankan perustan nopeiden asynkronisten digitaalisten signaalien optisten siirtolaitteiden kehittämiselle tulevaisuudessa.
1. Järjestelmän käyttöönottosuunnitelma
Tasauspiiri muuttaa ASI/SDI -sarjasignaalin ja muuntaa differentiaalisignaalien joukkoksi; sitten signaalin kello uutetaan kellon palautuspiirin kautta käytettäväksi signaalin seuraavassa dekoodauksessa ja synkronoinnissa; dekoodauspiirin läpikäymisen jälkeen sarjasuuntainen nopea signaali muunnetaan rinnakkaiseksi pienen nopeuden signaaliksi valmistautuakseen seuraavaan sähköiseen multipleksointiprosessiin; lopuksi asynkroninen signaali synkronoidaan paikallisen sähköisen multipleksointikellon kanssa FIFO -piirin säädön avulla, jolloin toteutetaan paikallinen sähköinen multipleksointi; Se lähetetään sitten vastaanottopäähän optisen moduulin sähköisen/optisen muunnoksen kautta. Signaalin vastaanottamisen jälkeen vastaanottopää kulkee sarjan käänteismuunnospiirien läpi alkuperäisen ASI/SDI -sarjasignaalin palauttamiseksi koko lähetysprosessin loppuun saattamiseksi.
Tässä suunnittelussa ASI/SDI -signaalien sähköinen multipleksointitekniikka on avain koko tekniseen yhteyteen. Koska projektin tehomultipleksointiin vaadittava ASI/SDI -signaalinopeus on erittäin korkea, standardinopeus saavuttaa 270 Mbit/s, eikä se ole homologinen signaalin multipleksointi, signaalin multipleksointi on vaikeaa ja epätaloudellista, ja se on palautettava ensin. Kunkin signaalin kello muuntaa nopean sarjasignaalin pienen nopeuden rinnakkaissignaaliksi ja säätää sitten kunkin signaalin kellotaajuuden FIFO-piiripiirin kautta synkronoinnin aikaansaamiseksi paikallisen kellon kanssa ja multipleksoi sitten kaksi sähköistä signaalia ohjelmoitava siru ja sitten toteuttaa aikajakoisen multipleksilähetyksen. Vasta tämän sarjan signaalinkäsittelymenettelyjen jälkeen voidaan saavuttaa sujuva demultipleksointiprosessi vastaanottopäässä, mikä on myös suunnittelun tärkein tekninen pointti.
Lisäksi sähköisen multipleksoinnin lukitus on myös ongelma. Mitä enemmän signaalikanavia, sitä suurempi nopeus, sitä vaikeampi lukita ja sitä korkeammat tekniset vaatimukset piirilevyn asettelulle. Tämä ongelma voidaan ratkaista erittäin hyvin erilaisilla hoidoilla, kuten eri komponenttien järkevällä sijoittelulla ja sotkun tieteellisellä suodattamisella.
2. Laitteistopiiri
Tässä suunnittelussa pääkäyttö on National Semiconductorin uusin tehokas ja vakaa digitaalinen videopiirisarja. Dekoodaus- ja sarja-/rinnakkaismuunnossiru on CLC011; koodaus- ja rinnakkais-/sarjamuunnossiru on CLC020; kellon palautuspiiri on LMH0046; adaptiivinen kaapelin tasauspiiri on CLC014; CPLD -siru on LC4256V, LATTICE; FIFO -siru on IDT72V2105 IDT: ltä.
Piirin käsittelyprosessin tasausosa on esitetty kuvassa 2. Kuvasta 2 voidaan nähdä, että yksipäinen tulo ASI/SDI-sarjasignaali muotoillaan uudelleen taajuuskorjauspiirin läpi ja muunnetaan differentiaalisignaalien joukkoksi. valmiina seuraavaa kellon palautusprosessia varten. Tasauspiirin ohituksen jälkeen signaalin laatu paranee huomattavasti, ja tulo- ja lähtösignaalin aaltomuotoja verrataan kuvan 3 mukaisesti.
Kuva 2 Piirin käsittelyprosessin tasapainotusosa
Kuva 3 Tasauspiirin aaltomuodon vertailu
Piirin käsittelyprosessin kellon palautusosa on esitetty kuvassa 4. Kuvasta 4 voidaan nähdä, että sirun toimintatila on asetettu oikein, 27M kello on paikallisesti varattu kellon palautuspiirin käyttöön, tasapainotettu korkea -nopeuden differentiaalisignaali syötetään sirulle, ja sarjasignaali palautetaan sirun käsittelyn jälkeen. Siinä olevaa kellosignaalia käyttää seuraava piirin dekoodausosa. Samaan aikaan siru voi myös tukea kellon palautusta teräväpiirtosignaaleille.
Kuva 4 Piirin käsittelyprosessin kellon palautusosa
Piirin osan dekoodausprosessi on esitetty kuvassa 5. Kuvasta 5 voidaan nähdä, että kellon palautuspiirin palauttama sarjakello ja sarjatiedot syötetään dekoodaussirulle sarja-/rinnakkaismuunnoksen jälkeen, 10-bittinen rinnakkaisdata ja 27M rinnakkaiskello lähetetään valmistelemaan kello seuraavaa FIFO -piiriä varten Säädä käyttö. Kunkin työtilan signaalien ajoituskaavio on esitetty kuvassa 6.
Kuva 5 Piirin käsittelyprosessin dekoodausosa
Kuva 6 Kunkin tilan signaalin ajoituskaavio
Piirin käsittelyprosessin FIFO -osa on esitetty kuvassa 7. Niistä lukukello käyttää koodauspiirin tallentamaa 27M rinnakkaiskelloa ja kirjoituskello paikallista 27M -kelloa. FIFO: n läpi kulkeva 10-bittinen rinnakkaissignaali synkronoidaan paikallisen kellon kanssa säätämisen avulla valmistautumaan seuraavaan tuloon CPLD: lle sähköistä multipleksointia varten. CPLD: n sähköinen multipleksointimenettely on seuraava, joista 2BP-S on multipleksointimenettely ja 2BS-P on demultipleksointimenettely.
Kuva 7 FIFO -osa piirin käsittelyprosessista
Arkkitehtuuri SCHEMATIC of 2BP-S on
SIGNAALI gnd: std_logic: = '0';
SIGNAALI vcc: std_logic: = '1';
Signaali N_25: std_logic;
Signaali N_12: std_logic;
Signaali N_13: std_logic;
Signaali N_15: std_logic;
Signaali N_16: std_logic;
Signaali N_17: std_logic;
Signaali N_21: std_logic;
Signaali N_22: std_logic;
Signaali N_23: std_logic;
Signaali N_24: std_logic;
Alkaa
I30: G_D -porttikartta (CLK => N_25, D => N_13, Q => N_22);
I29: G_D -porttikartta (CLK => N_25, D => N_16, Q => N_23);
I34: G_OUTPUT -porttikartta (I => N_22, O => Q0);
I33: G_OUTPUT -porttikartta (I => N_23, O => Q1);
I2: G_INPUT -porttikartta (I => CLK, O => N_25);
I7: G_INPUT -porttikartta (I => A, O => N_12);
I8: G_INPUT -porttikartta (I => LD, O => N_21);
I6: G_INPUT -porttikartta (I => B, O => N_15);
I12: G_2OR -porttikartta (A => N_17, B => N_24, Y => N_16);
I16: G_2AND1 -porttikartta (AN => N_21, B => N_22, Y => N_24);
I21: G_2AND -porttikartta (A => N_21, B => N_12, Y => N_13);
I20: G_2AND -porttikartta (A => N_21, B => N_15, Y => N_17);
Loppu SCHEMATIC;
Arkkitehtuuri SCHEMATIC of 2BS-P on
SIGNAALI gnd: std_logic: = '0';
SIGNAALI vcc: std_logic: = '1';
Signaali N_5: std_logic;
Signaali N_1: std_logic;
Signaali N_3: std_logic;
Signaali N_4: std_logic;
Alkaa
I8: G_OUTPUT -porttikartta (I => N_4, O => Q0);
I1: G_OUTPUT -porttikartta (I => N_5, O => Q1);
I2: G_INPUT -porttikartta (I => CLK, O => N_3);
I3: G_INPUT -porttikartta (I => SIN, O => N_1);
I7: G_D -porttikartta (CLK => N_3, D => N_4, Q => N_5);
I4: G_D -porttikartta (CLK => N_3, D => N_1, Q => N_4);
Loppu SCHEMATIC;
Piirin käsittelyprosessin koodausosa on esitetty kuvassa 8. Tietojen vastaanottamisen jälkeen vastaanottava optinen moduuli palauttaa rinnakkaisdatan ja synkronisen kellon CPLD: n demultipleksointiohjelman kautta ja palauttaa sitten alkuperäisen nopean sarjasignaalin koodauspiiripiiri, joka lopulta lähetetään lähetyslaitteella sen jälkeen, kun sitä on johdettu kaapelisovittimen sirulla. Suorita koko siirtoprosessi loppuun. Niistä koodauspiiriosan signaalisekvenssi on esitetty kuviossa 9.
Kuva 8 Koodiosa piirin käsittelyprosessista
Kuva 9 Koodauspiirin signaalin ajoituskaavio
3. loppuhuomautukset
CPLD-pohjaisen asynkronisen ASI/SDI-signaalin sähköisen multipleksoinnin optisen siirtolaitteen suunnittelussa käytetään uusinta ASI/SDI-signaalin sähköistä multipleksointi-/demultipleksointitekniikkaa, joka voi toteuttaa kahden signaalin aikajakoisen multipleksointilähetyksen, joka korvaa edellisen aaltojakoisen multipleksoinnin. -pohjainen monikanavainen asynkroninen signaalinsiirtotila säästää huomattavasti tuotantokustannuksia ja parantaa edelleen tuotteiden kilpailukykyä markkinoilla.
Meidän muiden tuotteiden:
