Pelimerkkisuunnittelu on yksi kunkin maan kehitystavoitteista, ja Kiinan sirusuunnitteluteollisuuden laajentaminen auttaa vähentämään maani riippuvuutta ulkomaisista siruista. Edellisissä artikkeleissa toimittaja esitteli kerran sirun suunnittelun eteenpäin ja taaksepäin sekä sirun suunnittelun näkymät. Tässä artikkelissa editori esittelee sinulle varsinaisen sirun suunnitteluluvun - kellopuun virrankulutuksen optimoinnin ja toteutuksen RFID-sirusuunnittelussa.
1 yleiskatsaus
UHF RFID on UHF-radiotaajuustunnistemerkkisiru. Siru käyttää passiivista virtalähdemoodia: vastaanotettuaan kantoaaltoenergian RF-etupääyksikkö tuottaa Vdd-virtasignaalin koko sirun toimittamiseksi toimimaan. Virransyöttöjärjestelmän rajoitusten vuoksi siru ei pysty tuottamaan suurta virtalähdettä, joten pienitehoisesta suunnittelusta on tullut merkittävä läpimurto sirun kehitysprosessissa. Jotta digitaalipiiriosa tuottaisi mahdollisimman vähän virrankulutusta, digitaalisen logiikkapiirin suunnitteluprosessissa järjestelmän rakenteen yksinkertaistamisen lisäksi (yksinkertaiset toiminnot, sisältää vain koodausmoduulin, dekoodausmoduulin, satunnaislukugeneraattorin, kellon) , nollausmoduuli, muistin ohjausyksikkö sekä yleinen ohjausmoduuli), asynkroninen piirisuunnittelu hyväksytään joidenkin piirien suunnittelussa. Tässä prosessissa näimme, että koska kellopuu kuluttaa suuren osan digitaalisen logiikan virrankulutuksesta (noin 30% tai enemmän), kellopuun virrankulutuksen pienentämisestä on tullut myös lasku digitaalinen logiikka ja koko tag-sirun voima. Tärkeä askel kulutukseen.
2 Sirun tehokoostumus ja menetelmät virrankulutuksen vähentämiseksi
2.1 Virrankulutuksen koostumus
Kuva 1 Sirun virrankulutuksen koostumus
Dynaaminen virrankulutus sisältää lähinnä oikosulun virrankulutuksen ja kääntyvän virrankulutuksen, jotka ovat tämän rakenteen virrankulutuksen pääkomponentteja. Oikosulkutehonkulutus on sisäinen virrankulutus, jonka aiheuttaa hetkellinen oikosulku, jonka P-putki ja N-putki kytketään päälle tietyssä hetkessä laitteessa. Liikevaihdon virrankulutus johtuu kuormakapasitanssin lataamisesta ja purkamisesta CMOS-laitteen lähdössä. Vuototehonkulutus sisältää lähinnä virrankulutuksen, joka aiheutuu alarajan vuotoista ja porttivuodoista.
Nykyään kaksi tärkeintä virrankulutuksen lähdettä ovat: kapasitanssin muuntaminen ja alarajan vuoto.
2.2 Tärkeimmät menetelmät virrankulutuksen vähentämiseksi
Kuva 2 Tärkeimmät menetelmät sirun virrankulutuksen vähentämiseksi
2.2.1 Alenna virtalähteen jännitettä Vdd
Jännitesaari: Eri moduulit käyttävät eri virtalähteen jännitteitä.
MulTI-tason jännitteen skaalaus: Samassa moduulissa on useita jännitelähteitä. Vaihda näiden jännitelähteiden välillä eri sovellusten mukaan.
Dynaaminen jännitetaajuuden skaalaus: Päivitetty versio "monitasoisesta jännitteen säätöstä", joka säätää jännitettä dynaamisesti kunkin moduulin toimintataajuuden mukaan.
Sovita jännitteen skaalaus: DVFS: n päivitetty versio, joka käyttää takaisinkytkentäpiiriä, joka voi valvoa piirin käyttäytymistä säätääkseen jännitettä adaptiivisesti.
Alarajan piiri (suunnittelu on vaikeampaa, ja se pysyy silti akateemisen tutkimuksen piirissä)
2.2.2 Vähennä taajuutta f ja vaihtuvuutta A
Koodin optimointi (tavallisten tekijöiden poiminta, resurssien uudelleenkäyttö, operandien isolaatio, sarjatyö huipputehon kulutuksen vähentämiseksi jne.)
Aidatulla kellolla
Monikellostrategia
2.2.3 Pienennä kuormituskapasitanssia (CL) ja transistorin kokoa (Wmos)
Vähennä peräkkäisiä yksiköitä
Sirun pinta-ala ja mittakaavan pienennys
Prosessin päivitys
2.2.4 Vähennä vuotovirtaa Ileak
Ohjauskynnysjännite (kynnysjännite) (kynnysjännite ↑ vuotovirta ↓ käytettäessä MTCMOS-, VTCMOS-, DTCMOS-järjestelmää)
Ohjaa portin jännitettä (Gate Voltage) (ohjaamalla portin lähteen jännitettä vuotovirran hallitsemiseksi)
Transistorin pino (kytke redundantit transistorit sarjaan, lisää vastusta vuotovirran vähentämiseksi)
Aidattu virtalähde (virransyöttö tai PSO) (kun moduuli ei toimi, katkaise virta, jotta vuotovirtaa voidaan vähentää tehokkaasti)
3 Kellopuun virrankulutuksen optimointi RFID-sirussa
Kun siru toimii, suuri osa virrankulutuksesta johtuu kelloverkon liikevaihdosta. Jos kelloverkko on suuri, tämän osan aiheuttama tehohäviö on erittäin suuri. Monien pienitehoisten tekniikoiden joukossa aidatulla kellolla on voimakkain pidätysvaikutus käänteiseen virrankulutukseen ja sisäiseen virrankulutukseen. Tässä suunnittelussa monitasoisen aidatun kellotekniikan ja erityisen kellopuun optimointistrategian yhdistelmä säästää suuren osan virrankulutuksesta. Tämä projekti käytti erilaisia energiankulutuksen optimointistrategioita logiikkasuunnittelussa ja kokeili joitain menetelmiä taustan synteesissä ja fyysisessä suunnittelussa. Usean tehon optimoinnin ja iteroinnin avulla etu- ja takapäässä löydettiin logiikkakoodisuunnittelu ja pienin virrankulutus. Integroitu lähestymistapa.
4.1 Lisää kelloportti manuaalisesti RTL-vaiheessa
Kuva 3 Kaaviokuva aidatusta kellosta
moduulin data_reg (En, Data, clk, out)
tulo En, clk;
input [7: 0] data;
lähtö [7: 0] lähtö;
aina @ (posedge clk)
if (En) out = Data;
endmodule
Tämän vaiheen tarkoitus on pääasiassa kaksinkertainen: Ensimmäinen on lisätä aidatulla kelloyksiköllä liikevaihdon ohjaamiseksi ja dynaamisen virrankulutuksen vähentämiseksi järkevämmin kunkin moduulin kellonvaihtotodennäköisyyden mukaan. Toinen on tuottaa tasapainorakenteinen kelloverkko mahdollisimman paljon. Voidaan taata, että joitain kellopuskureita voidaan lisätä taustakellopuun synteesivaiheessa virrankulutuksen vähentämiseksi. Valimosolukirjaston ICG (Integrated Gating) -yksikköä voidaan käyttää suoraan varsinaisessa koodisuunnittelussa.
4.2 Synteesivaiheen työkalut työnnetään integroituun porttiin
Kuva 4 Aidatun kellon lisäys logiikan synteesin aikana
# Aseta kellon porttivaihtoehdot, max_fanout-oletus on rajaton
set_clock_gating_style -sequential_cell salpa \
-positive_edge_logic {integroitu} \
-control_point ennen \
-control_signal scan_enable
# Luo tasapainoisempi kellopuu lisäämällä "aina käytössä olevat" ICG: t
aseta power_cg_all_registers tosi
aseta power_remove_redundant_clock_gates true
read_db design.gtech.db
current_design alkuun
linkkiä
lähteen suunnittelu.cstr.tcl
#Aseta kellon portti
insert_clock_gating
koota
#Luo raportti kellon portista
report_clock_gating
Tämän vaiheen tarkoituksena on käyttää integroitua työkalua (DC) aidatun yksikön automaattiseen asettamiseen virrankulutuksen vähentämiseksi edelleen.
On huomattava, että parametrien asetukset ICG: n lisäämiseksi, kuten suurin mahdollinen tuuletus (mitä suurempi tuuletusaukko, sitä enemmän virransäästöä, tasapainoisempi tuuletusnäyttö, sitä pienempi vinous, mallista riippuen, kuten kuvassa on esitetty), ja minimiarvon_bitwidth-parametriasetus Lisäksi on tarpeen lisätä normaalisti avoin ICG monimutkaisemmille portinohjausrakenteille kelloverkkorakenteen tasapainottamiseksi.
4.3 Virrankulutuksen optimointi kellopuun synteesivaiheessa
Kuva 5 Kahden kellopuun rakenteen (a) vertailu: monitasoinen syvyystyyppi; (b): muutaman tason tasainen tyyppi
Esitä ensin kellopuun kattavien parametrien vaikutus kellopuun rakenteeseen:
Vino: Kellon vinous, kellopuun yleistavoite.
Lisäysviive (latenssi): Kellopolun kokonaisviive, jota käytetään rajoittamaan kellopuun tasojen määrän kasvua.
Max taranstion: Suurin muunnosaika rajoittaa puskurien määrää, joita ensimmäisen tason puskuri voi ohjata.
Max Capacitance Max Fanout: Suurin kuormituskapasitanssi ja suurin tuuletus rajoittavat puskurien määrää, joita ensimmäisen tason puskurilla voidaan käyttää.
Kellopuun synteesin lopullinen tavoite yleisessä suunnittelussa on vähentää kellon vinoutumista. Tasojen määrän lisääminen ja jokaisen fanout-tason pienentäminen sijoittavat enemmän puskureita ja tasapainottavat tarkemmin kunkin kellopolun viivettä pienemmän vinon saamiseksi. Mutta pienitehoisessa suunnittelussa, varsinkin kun kellotaajuus on pieni, ajoitusvaatimukset eivät ole kovin korkeat, joten on toivottavaa, että kellopuun mittakaavaa voidaan pienentää kellopuun aiheuttaman dynaamisen kytkentätehonkulutuksen vähentämiseksi. Kuten kuvasta näkyy, kellopuun kokoa voidaan pienentää tehokkaasti vähentämällä kellopuun tasojen määrää ja lisäämällä tuuletusta. Puskurien määrän vähenemisen takia kellopuu, jolla on vähemmän tasoja kuin monitasoinen kellopuu, tasapainottaa vain kullekin kellopolulle viiveen ja saa suuremman vinon. Voidaan nähdä, että kellopuun mittakaavan pienentämiseksi pienitehoisen kellopuun synteesi on tietyn vinon kasvun kustannuksella.
Erityisesti tälle RFID-sirulle käytämme TSMC 0.18um CMOS LOGIC / MS / RF -prosessia, ja kellotaajuus on vain 1.92M, mikä on erittäin matala. Tällä hetkellä, kun kelloa käytetään kellopuun synteesiin, matalaa kelloa käytetään kellopuun mittakaavan pienentämiseen. Virrankulutuksen kellopuun synteesi asettaa pääasiassa vinoutumisen, latenssin ja transitonin rajoitukset. Koska tuuletuksen rajoittaminen lisää kellopuun tasojen määrää ja lisää virrankulutusta, tätä arvoa ei aseteta. Oletusarvo kirjastossa. Käytännössä olemme käyttäneet 9 erilaista kellopuun rajoitusta, ja rajoitukset ja kattavat tulokset on esitetty taulukossa 1.
5-päätelmä
Kuten taulukosta 1 nähdään, yleinen suuntaus on, että mitä suurempi on kohteen vinous, sitä pienempi on kellopuun lopullinen koko, sitä pienempi kellopuun puskurien määrä ja sitä pienempi vastaava dynaaminen ja staattinen tehonkulutus. Tämä tallentaa kellopuun. Kulutuksen tarkoitus. Voidaan nähdä, että kun kohteen vinous on suurempi kuin 10ns, virrankulutus ei periaatteessa muutu, mutta suuri vinousarvo heikentää pitoaikaa ja lisää asetettujen puskurien määrää ajoitusta korjata, joten kompromissi olisi tehtävä. Kaaviosta strategia 5 ja strategia 6 ovat suositeltavia ratkaisuja. Lisäksi kun optimaalinen vinousasetus on valittu, voit myös nähdä, että mitä suurempi Max-siirtymäarvo on, sitä pienempi lopullinen virrankulutus on. Tämä voidaan ymmärtää pitemmäksi kellosignaalin siirtymäajaksi, sitä pienempi tarvittava energia. Lisäksi latenssirajoituksen asetusta voidaan suurentaa niin paljon kuin mahdollista, ja sen arvolla ei ole juurikaan vaikutusta lopulliseen virrankulutuksen tulokseen.
Meidän muiden tuotteiden:
